为了成功使用极紫外光刻(EUV)技术生产芯片，半导体行业花了十多年时间才走到这一步。然而，根据最近更新的ASML(ASML)2024-2025年路线图，达到高数值孔径的下一阶段将需要更少的时间。据悉，目前市面上最先进的芯片都已经采用了5/4 nm制造工艺。(via AnandTech)在ASML Twinscan NXE:3400C或类似系统的帮助下，结合数值孔径(NA)为0.33的光学旗舰，该机器可以提供13 nm的精度。这个精度对于单模法的7/6 nm(间距36~38 nm)和5nm(间距30~32 nm)工艺节点已经足够了。随着半导体工业发展到5纳米以下(间距< 30纳米)，在未来几年可能需要双重光刻曝光。在后一个3纳米节点，ASML及其合作伙伴正在开发一套新的EVU工具——它是Twinscan EXE:5000系列，具有0.55高NA透镜，可以达到8纳米的精度，有望在更先进的工艺节点上消除多次曝光的使用。新的高NA扫描仪仍在开发中，预计其结构将极其复杂、庞大和昂贵——每台扫描仪的成本将超过4亿美元。除了新的光学器件，高数值孔径还需要新的光源，甚至需要新的晶圆厂建筑来容纳更大的机器——所有这些无疑都需要大量的额外投资。即便如此，在权衡了半导体器件的性能、功耗、面积和成本(PPAc)之后，领先的逻辑芯片和存储器件制造商更愿意接受新技术。这意味着高NA EVU扫描仪对于后3 nm时代非常重要，各厂商对高NA工具的需求将会异常强烈。几周前，ASML透露，其高数值孔径Twinscan EXE:5200系统(EUV 0.55 NA)收到了来自Q1 2022年logic和DRAM客户的多个订单。此外，路透社上周报道称，该公司在5月份明确了将于2024年交付的高NA扫描仪的订单，并将从2025年开始交付生产率更高(超过5个订单)的后续型号。有意思的是，早在2020-2021年，ASML就表示收到了三大客户(无疑是英特尔、三星和TSMC)的高NA购买意向，共12台。至于ASML已经开始建造的第一个高NA系统，将于2023年完成，供Imec和ASML客户进行相关的研发工作。ASML首席执行官Peter Wennink表示，“我们在高NA EUV取得了良好的进展，并已开始在Veldhoven的新洁净室中集成首个高NA系统”。ASML在今年第一季度收到了几个EXE:5200系统订单，并在4月份收到了额外的EXE:5200系统订单。

通过这些预订，ASML从三家逻辑芯片和两家存储制造商的客户那里获得了高额NA系统订单。作为ASML的下一代高NA系统，EXE:5200将大力推动下一代光刻性能和生产率的提高。据报道，ASML的Twinscan EXE:5200系统比传统的Twinscan NXE:3400C机器复杂得多，因此需要更长的时间来构建原始工具。

该公司希望在未来中期能够交付多达 20 台 High-NA 系统，这可能意味着其客户将不得不奋力争抢这些机器的优先使用权。

Wennink 补充道：“我们还在与供应链合作伙伴展开讨论，以确保在中期达成约 20 套 EUV 0.55 NA 系统的产能”。

截至目前，唯一确认使用 ASML 的 High-NA 工具的，还只有英特尔的 18A 工艺节点。后者曾披露在 2025 年转入量产，大致可以赶上 ASML 开始交付其生产的 High-NA EUV 系统的时间。

不过近日，英特尔又将 18A 的上手时间推迟到了 2024 下半年，并表示可借助 ASML 的 Twinscan NXE:3600D 或 NXE:3800E 系统实现 18A 制造（大概率是利用多重曝光来实现）。

显然，英特尔希望加速推进其 18A 工艺节点的推出，以从台积电手中夺回制程技术的领先地位。

然而对于商用芯片来说，多重曝光也意味着更长的产品周期、更低的产率、更高的风险、以及潜在的更低产能（即使仍有提升的空间）。

最后，包括三星、SK 海力士和美光等业内领先的半导体制造商，也将不可避免地采用 High-NA EUV 来量产芯片，问题是它们尚未给出确切的时间表。