FinFET在22nm节点的首次商业化，为芯片“大脑”中的微动开关——晶体管的制造带来了颠覆性的变革。与以前的平面晶体管相比，三面接触栅极的“鳍”形成的沟道更容易控制。然而，随着3纳米和5纳米技术节点所面临的问题的积累，FinFET的效用已经达到了极限。

晶体管尺寸缩小的难题

在每个技术节点，设备制造商可以通过减少晶体管来减少器件面积、成本和功耗，实现性能提升，这也称为PPAC (Power，performance，area，cost)缩放。然而，进一步减小FinFET的尺寸将限制驱动电流和静电控制能力。

在平面晶体管中，可以通过增加沟道宽度来驱动更多的电流并提高开关速度。然而，随着CMOS设计的发展，标准单元的轨迹高度不断降低，导致“鳍”的尺寸受到限制，基于5nm以下节点制造的单鳍器件将无法提供足够的驱动电流。

此外，虽然“鳍”的三个侧面由网格控制，但一个侧面仍然不受控制。随着栅长的缩短，短沟道效应会更加明显，更多的电流会通过器件底部的非接触部分泄漏。因此，较小的器件无法满足功耗和性能要求。

用纳米片代替鳍片

全封闭式栅极(GAA)是一种改进的晶体管结构，其中沟道的所有侧面都与栅极接触，因此可以实现连续缩放。具有这种结构的晶体管被称为全封闭式栅极(GAA)晶体管，这些晶体管有许多变体。

早期的GAA器件采用垂直堆叠纳米薄片的方法，即水平放置的薄片彼此分开放置在浇口中。与FinFET相比，这种方法中的沟道更容易控制。而且，与FinFET必须并排多个鳍片来增加电流不同，GAA晶体管只需要再垂直堆叠几个纳米片，将栅极包裹在沟道周围，就可以获得更强的载流能力。这样，满足特定性能要求的晶体管的尺寸可以仅通过缩放这些纳米薄片来调整。

但是和鳍片一样，随着技术的进步和特征尺寸的不断减小，薄片的宽度和间距也会减小。当薄片的宽度几乎等于厚度时，这些纳米薄片看起来更像“纳米线”。

制造业面临的挑战

虽然纳米片的概念非常简单，但它给实际制造带来了许多新的挑战，其中一些是由结构制造引起的，而另一些则与满足PPAC缩放目标所需的新材料有关。

具体来说，施工中的主要挑战来自结构的复杂性。制造GAA晶体管，首先需要交替使用Si和SiGe外延层，形成超晶格，并以此作为纳米片结构的基础。然后，需要将介质隔离层沉入内部(用于保护源极/漏极和确定栅极宽度)，并通过蚀刻去除沟道的牺牲层。去除牺牲层后留下的空空间，包括纳米片之间的空空间，都需要用介质和金属制成的栅极填充。在未来，新的金属材料很可能用于网格，其中钴已进入评估阶段；制造商也考虑了钌、钼、镍和各种合金。

持续进步

GAA晶体管终将取代FinFET，其纳米薄片将逐渐发展成纳米线。GAA结构应适用于目前已纳入规划的所有先进工艺节点。

从最早的平面结构开始，晶体管架构取得了巨大的进步，有效地推动了智能互联的大发展，这些都是早期的行业先驱们无法想象的。随着全围栅晶体管的出现，我们也热切期待它能给世界带来更多令人惊叹的最终用户器件和功能。